1. Thông tin chung về học phần
Mã học phần: PET10208
Tên học phần: THIẾT KẾ VẬT LÝ VI MẠCH BÁN DẪN
Tên học phần bằng tiếng Anh: Physical Design of VLSI
Số tín chỉ: 3
Cấu trúc/cơ cấu học phần:
- Số tiết lý thuyết: 30 tiết
- Số tiết thực hành: 30 tiết
- Số tiết bài tập:
- Khác: tự học 90 tiết
Loại học phần thuộc khối kiến thức: chuyên ngành
Các học phần tiên quyết: không
Các học phần học trước học phần này: không
2. Mô tả vắn tắt nội dung học phần
Học phần Thiết kế vật lý vi mạch bán dẫn trang bị cho sinh viên kiến thức và kỹ năng cốt lõi trong giai đoạn Physical Design (PD) của chu trình thiết kế VLSI, bao gồm: floorplanning, placement, clock tree synthesis, routing, timing closure, power integrity và signoff. Môn học nhấn mạnh quy trình thiết kế công nghiệp chuẩn (RTL → GDSII), kết hợp lý thuyết – công cụ EDA – bài toán tối ưu, đồng thời giới thiệu xu hướng tích hợp AI/ML trong Physical Design (placement optimization, routing congestion prediction, timing optimization). Học phần là nền tảng quan trọng cho các môn Thiết kế vi mạch nâng cao, EDA thông minh, AI cho bán dẫn, và cho sinh viên định hướng IC design engineer/physical design engineer trong công nghiệp bán dẫn.